-
# 第7章 处理器基础 ## 嵌入式计算机的组织 ### 存储器的特点 程序以二进制形式编码并存储在指令存储器中，程序操作所需要的数据也被编码成二进制数据，保存在数据存储器中。 ### 与通用计算机存储器的区别 通用...
-
> 低电平有效逻辑的原因之一：某些类型的数字电路； 1. 若输出为路基低电平信号，则驱动能力较大（能漏掉的/吸掉的电流大）。 2. 若输出为逻辑高电平，则驱动能力较小（能提供的电流小）。
-
> 所有布尔函数都可用多路选择器和非门来表示？？？
-
变量和线网的区别：变量能保存在块中赋予它的值，而线网则不断地从赋值语句中获得它的值（使用assign关键词写在块的外面）或从某个节点连接到某个实例。
-
作者眼中的优化： > 鉴于现实系统中的布尔方程是相当复杂的，而且计算机辅助设计工具已使优化任务变得非常容易掌握和操作，所以在这本书中，我们就不再深入详细地讲述优化方法。而是将讲述的重点集中在找出相...
-
缓冲器：增强驱动能力用，单个输出驱动多个输入的组合电路。 > 缓冲器数的一个重要用途是：在系统中，把时钟信号从时钟发生器连接到所有的触发器。
-
书中的设计和抽象都是什么玩意儿？ > 书中的设计？——规划出构建满足给定需求，同时也满足一系列的约束条件的电路系统。 小系统->大系统：如何设计复杂电路？——关键在于抽象。 > 如何抽象？——确定...
-
> 书中阐述了一下两项内容为基础的方法学： 1. 用抽象来管理复杂的设计工作 2. 做设计决策时取舍的原则和方法
-
## 错误的检测与校正 存储器中出现的位错误分为： > 1. 软错误（soft errors）：暂时性的错误，设计某个存储单元的一个位发生了错误的反转，但存储单元存储数据的能力并没有收到永久性的破坏。 > 2. 硬错误...
-
### DRAM-动态RAM 存储单元远小于SRAM，但是DRAM的存取时间大于SRAM，并且访问和控制电路的复杂程度也比SRAM的更大。 > 双数据速率（DDR）：数据在时钟的正跳变沿和负跳变沿都有这种传输能力。
-
FIFO的重要用途：用于使用不同时钟频率操作的子系统之间传递数据，即FIFO可用于不同时钟域的数据传递。
-
### 多端口存储器 > 这里的"端口"值得是用来存取存储器的地址、数据和控制连接的结合，有别于Verilog的端口。 > 多端口每个接入端口有单独的地址译码器和数据多路选择器，内部的存储单元是在多个端口之间共...
-
### 同步静态RAM > 又称为SSRAM, SSRAM内的存储单元和异步SRAM内的那些存储单元是一样的。然而，SSRAM的接口部分，则包括了许多个由时钟出发的寄存器，分别用以存放地址信号、输入数据和控制信号的值，以及在...
-
SRAM应用的优缺点分析： * 优点 > 概念简单、易懂，其时序行为也很简单。通常只用在性能要求较低的系统中。在这种系统中成本低是一个优点。 * 缺点 > 异步操作的事实使之难以在时钟同步系统中使用。在控制...
-
有关异步静态RAM的理解： 异步：不依赖于时钟信号维持其时序。 静态(static)：存储的数据可以无限地一直维持下去，只要存储元件有电源供电即可。但是静态RAM是掉电易失性的。（原文将volatile直译为挥发的，个人...
-
RAM名称的来历 之所以用RAM这个术语，而不是用读/写存储器这个术语，其主要原因是由历史造成的。在计算机技术发展的初创期，存储器必须按照顺序存取数据，换言之，必须以地址递增的顺序依次获取存储单元中的数据...
-
鉴于数据在寄存器之间的转移是通过组合逻辑的子电路完成的，所以这种系统通常被称为寄存器传输级（register-transfer level, RTL） 抽象程度：算法级>寄存器传输级>门级 把时间划分成离散的时间间隔是管理...
-
复位时序可选择同步复位或是异步复位。 若是同步复位：必须确保复位电平像其他数据和控制输入那样，在时钟的每个有效跳变沿前后是稳定的。 若是异步复位：当复位输入变为1时（高电平有效），立即产生复位效应，不...
-
时钟使能输入是一个同步控制的输入（synchronous control input），其含义是时钟使能输入的信号电平必须在时钟有效跳变沿前后一段时间内保持稳定，只有保证了在这段时间内时钟使能输入是稳定的，他才能起到使能的...
-
而格雷码却能更好地容忍定位误差，所以被广泛地应用于描述位置的机电元件中。
