MAX+plus II和Quartus II应用与开发技巧

MAX+plus Ⅱ和Quartus Ⅱ是Altera公司提供的可编程逻辑器件感叹具，理解并掌握它们就可以利用Altera公司的可编程逻辑器件开发出符合要求的数字系统。

　　本书从实用的角度出发，全面系统地介绍了Altera公司的可编辑逻辑器件及MAX+plus Ⅱ和Quartus Ⅱ开发软件。全书包含3部分：第1部分介绍了CPLD和FPGA的基本结构，在此基础上介绍了Altera公司各个系列的CPLD和FPGA；第2部分通过几个实例全面系统地介绍了MAX+plus Ⅱ软件的功能特点和使用方法；第3部分通过一个较复杂的实例详细介绍了Quartus Ⅱ软件的功能特点和使用方法。

　　本书可作为广大从事硬件电路工作的技术人员学习和掌握Altera公司各系列CPLD和FPGA以及MAX+plus Ⅱ和Quartus Ⅱ的实用参考书，也可作为高等院校电子信息...

(展开全部)

MAX+plus Ⅱ和Quartus Ⅱ是Altera公司提供的可编程逻辑器件感叹具，理解并掌握它们就可以利用Altera公司的可编程逻辑器件开发出符合要求的数字系统。

　　本书从实用的角度出发，全面系统地介绍了Altera公司的可编辑逻辑器件及MAX+plus Ⅱ和Quartus Ⅱ开发软件。全书包含3部分：第1部分介绍了CPLD和FPGA的基本结构，在此基础上介绍了Altera公司各个系列的CPLD和FPGA；第2部分通过几个实例全面系统地介绍了MAX+plus Ⅱ软件的功能特点和使用方法；第3部分通过一个较复杂的实例详细介绍了Quartus Ⅱ软件的功能特点和使用方法。

　　本书可作为广大从事硬件电路工作的技术人员学习和掌握Altera公司各系列CPLD和FPGA以及MAX+plus Ⅱ和Quartus Ⅱ的实用参考书，也可作为高等院校电子信息与通信等相关专业师生的参考教材。

丛书序前言第1章 可编程逻辑器件 1．1专用集成电路 1．2PLD发展概述 1．3CPLD／FPGA的基本结构 1．3．1CPLD的基本结构 1. 3．2FPGA的基本结构 1．3．3CPLD和FPGA的异同 1．4 Altera公司CPLD／FPGA介绍 1．4．1Classc系列 1．4．2MAX系列 1．4．3FLEX系列 1. 4．4ACEX系列 1．4．5Cyclone系列 1. 4．6APEX系列 1．4．7Stratx系列 l. 5小结第2章 MAX+plusⅡ概述 2．1MAX+plus的特点 2．2MAx+plus的运行环境 2．3MAX+plus的安装和卸载 2. 4MAX+plus的设计流程 2．5入门实例第3章 设计输入 3．1图形输入 3．1．1原理图设计 3．1．2符号编辑 3．2文本输入设计 3. 3波形输入设计 3. 4混合输入设计 3．4．1创建顶层图形设计文件 3．4．2保存并检查项目 3．4．3查看项目的层次结构 3．5设计输入规则第4章 设计进阶 4．1MAX+plus的环境设置 4．2MAX+plus的文件系统 4．3老式宏函数 4. 4使用LPM参数化模块库 4．4．1使用LPM库模块 4．4．2使用LPM库模块的优点 4．4．3LPM库模块列表 4．5使用MegaWzard Hug-n Manager 4．6 Altera器件支持的P核第5章 项目编译 5．1编译过程概述 5．2器件选择 5．2．1器件系列和芯片命名 5．2．2器件设置 5. 3器件引脚分配 5．3．1平面图编辑器 5．3．2分配引脚 5．4其他的资源分配及设置选项 5．4．1Pin／Locafon／Chp选项 5. 4．2定时要求选项 5．4. 3Clque选项 5．4．4逻辑选项 5．4．5探针选项 5．4．6Connected Pns选项 5．4．7Local Routng选项 5．5全局项目设置 5．5．1全局项目器件选择项 5．5．2全局项目参数 5．5. 3全局项目定时要求 5．5．4全局项目逻辑综合 5．5．5忽略项目设置 5．5．6清除项目设置 5．5．7反向标注 5．5．8Convert Obsolete AssgnmentFormat 5．5．9编译顶层设计文件及查看编译结果 5．6启用设计医生工具 5．6．1设计规则的设置 5．6．2编译设计文件 5．7其他编译处理选项 5．7．1功能仿真网表提取 5．7．2适配规则设置 5．7．3报告文件的设置及查看 5．7．4再编译方式的选择 5．8MAX+plus与其他EDA工具的接口 第6章 项目校验 6．1时序仿真 6．1．1底层模块单独仿真 6．1．2修改设计后再仿真 6．1. 3顶层设计仿真 6．2定时分析 6．2．1传播延迟分析 6．2．2建立和保持时间分析 6．2. 3时序逻辑电路性能分析 第7章 器件编程与配置 7．1编程硬件 7．2编程或配置模式 7. 3驱动程序安装 7．4编程或配置文件 7．5MAX+plus编程操作 第8章 QuarltlsⅡ概述 8．1Quartus的特点 8．2Quartus 的系统配置和安装 8．2．1Quartus 的系统配置 8．2．2Quartus 的安装及卸载 8．3Quartus界面概览 8. 3．1标题栏 8．3．2菜单栏 8．3．3工具栏 8．3．4资源管理区 8．3．5工程工作区 8．3．6编译状态显示窗 8．3．7信息显示窗 8．4Quartus的设计流程 8．4．1图形用户界面设计 8．4．2命令行设计第9章 QuartusⅡ设计实例 9．1实例设计说明 9．1．1 FFO的功能 9．1．2 FFO的结构 9．1．3 FFO的实现方法 9．1．4模块设计规划 9．2建立工程 9．2．1相关说明 9．2．2操作实例 9．3使用Altera宏功能 9．3．1宏功能模块概念 9．3．2MegaWzard管理器的使用 9．3．3操作实例 9．4建立设计输入文件 9．4．1设计输入方式 9．4．2操作实例 9．5分析综合 9．5．1综合控制选项 9．5．2操作实例 9．6布局布线 9．6．1布局布线参数选项 9．6．2操作实例 9．7建立约束重编译 9．7．1时序约束参数设置 9．7．2Assgnment Edtor 工具的使用 9．7．3Pn Planner：工具的使用 9．7．4操作实例 9．8编程及配置 9．8．1配置方式 9．8．2编程配置文件 9．8．3操作实例第10章 QuartusⅡ辅助工具 10．1原理图观察工具 10．1．1RTL Vewer 10．1．2Technology Map Vewer 10．2Timing Closure Floorplan 10．2．1功能简介 10．2．2界面说明 10．3底层编辑器Chp Edtor 10．3．1功能简介 10．3．2界面视图说明 10．3．3资源特性编辑器 10．4优化建议工具 10．4．1Resource Optmzpton Advsor 10．4．2Tmng Optmzaton Advsor 10．5调试工具 10．5．1SgnalTap Logc Analyzer 10．5．2SgnalProbe 10．5．3In-System Memory Content Edtor参考文献

丛书序前言第1章 可编程逻辑器件 1．1专用集成电路 1．2PLD发展概述 1．3CPLD／FPGA的基本结构 1．3．1CPLD的基本结构 1. 3．2FPGA的基本结构 1．3．3CPLD和FPGA的异同 1．4 Altera公司CPLD／FPGA介绍 1．4．1Classc系列 1．4．2MAX系列 1．4．3FLEX系列 1. 4．4ACEX系列 1．4．5Cyclone系列 1. 4．6APEX系列 1．4．7Stratx系列 l. 5小结第2章 MAX+plusⅡ概述 2．1MAX+plus的特点 2．2MAx+plus的运行环境 2．3MAX+plus的安装和卸载 2. 4MAX+plus的设计流程 2．5入门实例第3章 设计输入 3．1图形输入 3．1．1原理图设计 3．1．2符号编辑 3．2文本输入设计 3. 3波形输入设计 3. 4混合输入设计 3．4．1创建顶层图形设计文件 3．4．2保存并检查项目 3．4．3查看项目的层次结构 3．5设计输入规则第4章 设计进阶 4．1MAX+plus的环境设置 4．2MAX+plus的文件系统 4．3老式宏函数 4. 4使用LPM参数化模块库 4．4．1使用LPM库模块 4．4．2使用LPM库模块的优点 4．4．3LPM库模块列表 4．5使用MegaWzard Hug-n Manager 4．6 Altera器件支持的P核第5章 项目编译 5．1编译过程概述 5．2器件选择 5．2．1器件系列和芯片命名 5．2．2器件设置 5. 3器件引脚分配 5．3．1平面图编辑器 5．3．2分配引脚 5．4其他的资源分配及设置选项 5．4．1Pin／Locafon／Chp选项 5. 4．2定时要求选项 5．4. 3Clque选项 5．4．4逻辑选项 5．4．5探针选项 5．4．6Connected Pns选项 5．4．7Local Routng选项 5．5全局项目设置 5．5．1全局项目器件选择项 5．5．2全局项目参数 5．5. 3全局项目定时要求 5．5．4全局项目逻辑综合 5．5．5忽略项目设置 5．5．6清除项目设置 5．5．7反向标注 5．5．8Convert Obsolete AssgnmentFormat 5．5．9编译顶层设计文件及查看编译结果 5．6启用设计医生工具 5．6．1设计规则的设置 5．6．2编译设计文件 5．7其他编译处理选项 5．7．1功能仿真网表提取 5．7．2适配规则设置 5．7．3报告文件的设置及查看 5．7．4再编译方式的选择 5．8MAX+plus与其他EDA工具的接口 第6章 项目校验 6．1时序仿真 6．1．1底层模块单独仿真 6．1．2修改设计后再仿真 6．1. 3顶层设计仿真 6．2定时分析 6．2．1传播延迟分析 6．2．2建立和保持时间分析 6．2. 3时序逻辑电路性能分析 第7章 器件编程与配置 7．1编程硬件 7．2编程或配置模式 7. 3驱动程序安装 7．4编程或配置文件 7．5MAX+plus编程操作 第8章 QuarltlsⅡ概述 8．1Quartus的特点 8．2Quartus 的系统配置和安装 8．2．1Quartus 的系统配置 8．2．2Quartus 的安装及卸载 8．3Quartus界面概览 8. 3．1标题栏 8．3．2菜单栏 8．3．3工具栏 8．3．4资源管理区 8．3．5工程工作区 8．3．6编译状态显示窗 8．3．7信息显示窗 8．4Quartus的设计流程 8．4．1图形用户界面设计 8．4．2命令行设计第9章 QuartusⅡ设计实例 9．1实例设计说明 9．1．1 FFO的功能 9．1．2 FFO的结构 9．1．3 FFO的实现方法 9．1．4模块设计规划 9．2建立工程 9．2．1相关说明 9．2．2操作实例 9．3使用Altera宏功能 9．3．1宏功能模块概念 9．3．2MegaWzard管理器的使用 9．3．3操作实例 9．4建立设计输入文件 9．4．1设计输入方式 9．4．2操作实例 9．5分析综合 9．5．1综合控制选项 9．5．2操作实例 9．6布局布线 9．6．1布局布线参数选项 9．6．2操作实例 9．7建立约束重编译 9．7．1时序约束参数设置 9．7．2Assgnment Edtor 工具的使用 9．7．3Pn Planner：工具的使用 9．7．4操作实例 9．8编程及配置 9．8．1配置方式 9．8．2编程配置文件 9．8．3操作实例第10章 QuartusⅡ辅助工具 10．1原理图观察工具 10．1．1RTL Vewer 10．1．2Technology Map Vewer 10．2Timing Closure Floorplan 10．2．1功能简介 10．2．2界面说明 10．3底层编辑器Chp Edtor 10．3．1功能简介 10．3．2界面视图说明 10．3．3资源特性编辑器 10．4优化建议工具 10．4．1Resource Optmzpton Advsor 10．4．2Tmng Optmzaton Advsor 10．5调试工具 10．5．1SgnalTap Logc Analyzer 10．5．2SgnalProbe 10．5．3In-System Memory Content Edtor参考文献
· · · · · · (收起)