豆瓣
扫码直接下载
本书讲解了System Verilog Testbench强大的验证功能，清楚地解释了面向对象编程、约束随机测试和功能覆盖的概念。本书涵盖System Verilog所有验证结构，如类、程序块、随机化和功能覆盖等，并通过超过500个代码示例和详细解释，说明了学习多态性、回调和工厂模式等概念的内部工作原理。此外，本书提供了数百条指导原则，为全职验证工程师和学习这一技能的读者提供帮助，让读者可以更高效地使用这种语言，并解释了常见的编码错误，以便读者可以避免这些陷阱。
还得再看看 SVA， 另外封面真的别再炒了，给学 EE 的孩子留条活路吧
绿皮书的第三版，其实内容差不多，大概有不到10%的差异。改善了排版、印刷和纸质，多了点UVM的内容。
> 1人在读
> 2人读过
> 10人想读
订阅关于SystemVerilog验证：测试平台编写指南（原书第三版）的评论: feed: rss 2.0
1 有用 水陆两栖反铲机 2023-11-19 18:09:09 江苏
还得再看看 SVA， 另外封面真的别再炒了，给学 EE 的孩子留条活路吧
0 有用 N 2023-07-11 00:11:33 上海
绿皮书的第三版，其实内容差不多，大概有不到10%的差异。改善了排版、印刷和纸质，多了点UVM的内容。